Mucom82(NEC Z80 compatible CPU)

[PR]生年月日で2010年占い鑑定:初回無料！貴女の運命運勢を占う

μPD780資料

1.定義命令
　ＮＥＣ μCOM82インストラクション活用表に加筆。ザイログニーモニック準拠。
　i8080から追加定義された命令は、背景色を変えて記述。

ＡＦＡ’ Ｆ’
ＢＣＢ’ Ｃ’
ＤＥＤ’ Ｅ’
ＨＬＨ’ Ｌ’
レジスタセット

ＩＸ
ＩＹ
ＩＲ
ＳＰ
ＰＣ

レジスタセット
Ａ	Ｆ	Ａ’	Ｆ’
Ｂ	Ｃ	Ｂ’	Ｃ’
Ｄ	Ｅ	Ｄ’	Ｅ’
Ｈ	Ｌ	Ｈ’	Ｌ’

略称フラグ名称
Ｓサインフラグ(sf)
Ｚゼロフラグ(zf)
Ｈハーフキャリーフラグ
Ｐパリティ・オーバーフローフラグ(pf)
Pはパリティフラグとして
Vはオーバーフローフラグとして動作した事を示す
Ｎ減算フラグ
Ｃキャリーフラグ(cf)

表記説明
　1 1に変化
　0 0に変化
　# 演算結果に沿った変化
　? 不定
　- 変化しない

　IXレジスタを使用した命令のオペコードDDに色がついている場合、IYレジスタを使用した同一命令が存在する。オペコードはそのDDをFDに読み換える事。

8ビットロード命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
LD r,s	r←s	-	-	-	-	-	-	01 r s		1	1	4	r,s Reg. 000 B　001 C 010 D　011 E 100 H　101 L 111 A
LD r,n	r←n	-	-	-	-	-	-	00 r 110 --- n ---		2	2	7
LD r,(HL)	r←(HL)	-	-	-	-	-	-	01 r 110		1	2	7
LD r,(IX+d)	r←(IX+d)	-	-	-	-	-	-	11 011 101 01 r 110 --- d ---	DD	3	5	19
LD (HL),r	(HL)←r	-	-	-	-	-	-	01 110 r		1	2	7
LD (IX+d),r	(IX+d)←r	-	-	-	-	-	-	11 011 101 01 110 r --- d ---	DD	3	5	19
LD (HL),n	(HL)←n	-	-	-	-	-	-	00 110 110 --- n ---	36	2	3	10
LD (IX+d),n	(IX+d)←n	-	-	-	-	-	-	11 011 101 00 110 110 --- d --- --- n ---	DD 36	4	5	19
LD A,(BC)	A←(BC)	-	-	-	-	-	-	00 001 010	0A	1	2	7
LD A,(DE)	A←(DE)	-	-	-	-	-	-	00 011 010	1A	1	2	7
LD A,(mn)	A←(mn)	-	-	-	-	-	-	00 111 010 --- n --- --- m ---	3A	3	4	13
LD (BC),A	(BC)←A	-	-	-	-	-	-	00 000 010	02	1	2	7
LD (DE),A	(DE)←A	-	-	-	-	-	-	00 010 010	12	1	2	7
LD (mn),A	(mn)←A	-	-	-	-	-	-	00 110 010 --- n --- --- m ---	32	3	4	13
LD I,A	I←A	-	-	-	-	-	-	11 101 101 01 000 111	ED 47	2	2	9
LD R,A	R←A	-	-	-	-	-	-	11 101 101 01 001 111	ED 4F	2	2	9
LD A,I	A←I	#	#	0	IFF	0	-	11 101 101 01 010 111	ED 57	2	2	9
LD A,R	A←R	#	#	0	IFF	0	-	11 101 101 01 011 111	ED 5F	2	2	9

IFF 割り込み許可フリップフロップ(IFF)の内容がpfにコピーされる

16ビットロード命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
LD rp,mn	rp←mn	-	-	-	-	-	-	00 rp0 001 --- n --- --- m ---		3	3	10	rp Pair Reg. 00 BC 01 DE 10 HL 11 SP
LD IX,mn	IX←mn	-	-	-	-	-	-	11 011 101 00 100 001 --- n --- --- m ---	DD 21	4	4	14
LD HL,(mn)	H←(mn+1) L←(mn)	-	-	-	-	-	-	00 101 010 --- n --- --- m ---	2A	3	5	16
LD rp,(mn)	rpH←(mn+1) rpL←(mn)	-	-	-	-	-	-	11 101 101 01 rp1 011 --- n --- --- m ---	ED	4	6	20
LD IX,(mn)	IXH←(mn+1) IXL←(mn)	-	-	-	-	-	-	11 011 101 00 101 010 --- n --- --- m ---	DD 2A	4	6	20
LD (mn),HL	(mn+1)←H (mn)←L	-	-	-	-	-	-	00 100 010 --- n --- --- m ---	22	3	5	16
LD (mn),rp	(mn+1)←rpH (mn)←rpL	-	-	-	-	-	-	11 101 101 01 rp0 011 --- n --- --- m ---	ED	4	6	20
LD (mn),IX	(mn+1)←IXH (mn)←IXL	-	-	-	-	-	-	11 011 101 00 100 010 --- n --- --- m ---	DD 22	4	6	20
LD SP,HL	SP←HL	-	-	-	-	-	-	11 111 001	F9	1	1	6
LD SP,IX	SP←IX	-	-	-	-	-	-	11 011 101 11 111 001	DD F9	2	2	10
PUSH rq	(SP-2)←rqL (SP-1)←rqH SP←SP-2	-	-	-	-	-	-	11 rq0 101		1	3	11	rq Pair Reg. 00 BC 01 DE 10 HL 11 AF
PUSH IX	(SP-2)←IXL (SP-1)←IXH SP←SP-2	-	-	-	-	-	-	11 101 101 11 100 101	DD E5	2	4	15
POP rq	rqH←(SP+1) rqL←(SP) SP←SP+2	-	-	-	-	-	-	11 rq0 001		1	3	10
POP IX	IXH←(SP+1) IXL←(SP) SP←SP+2	-	-	-	-	-	-	11 101 101 11 101 001	DD E1	2	4	14

8ビット算術論理演算命令

ニーモニック

オペレーション

フラグ

OPコード

バイト

マシン
サイクル

ステート

Ｓ

Ｚ

Ｈ

Ｐ

Ｎ

Ｃ

76 543 210

Hex

ADD A,r

A←A+r

10 000 r

r Reg.
000 B　001 C
010 D　011 E
100 H　101 L
111 A

ADD A,n

A←A+n

11 000 110
--- n ---

ADD A,(HL)

A←A+(HL)

10 000 110

ADD A,(IX+d)

A←A+(IX+d)

11 011 101
10 000 110
--- d ---

ADC A,s

A←A+s+cf

** 001 ***

ADD命令と同様の
繰り返し
s=r,n,(HL),(IX+d),(IY+d)

SUB s

A←A-s

** 010 ***

SBC A,s

A←A-s-cf

** 011 ***

AND s

A←A and s

** 100 ***

XOR s

A←A xor s

** 101 ***

OR s

A←A or s

** 110 ***

CP s

A-s

** 111 ***

INC r

r←r+1

00 r 100

INC (HL)

(HL)←(HL)+1

00 110 100

INC (IX+d)

(IX+d)←
　(IX+d)+1

11 011 011
00 110 100
--- d ---

DEC s

s←s-1

** *** 101

INC命令と同様の
繰り返し
s=r,(HL),(IX+d),(IY+d)

論理演算の場合偶数パリティ pf=1、奇数パリティ pf=0
算術演算の場合オーバーフロー有り pf=1、オーバーフロー無し pf=0

16ビット算術演算命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
ADD HL,rp	HL←HL+rp	-	-	?	-	0	#	00 rp1 001		1	3	11	rp Pair Reg. 00 BC 01 DE 10 HL 11 SP 　 rx Pair Reg. 00 BC 01 DE 10 IX 11 SP
ADC HL,rp	HL← 　HL+rp+cf	#	#	?	V	0	#	11 101 101 01 rp1 010	ED	2	4	15
SBC HL,rp	HL← 　HL-rp-cf	#	#	?	V	1	#	11 101 101 01 rp0 010	ED	2	4	15
ADD IX,rx	IX←IX+rx	-	-	?	-	0	#	11 011 101 00 rx1 001	DD	2	4	15
INC rp	rp←rp+1	-	-	-	-	-	-	00 rp0 011		1	1	6
INC IX	IX←IX+1	-	-	-	-	-	-	11 011 101 00 100 011	DD 23	2	2	10
DEC rp	rp←rp-1	-	-	-	-	-	-	00 rp1 011		1	1	6
DEC IX	IX←IX-1	-	-	-	-	-	-	11 011 101 00 101 011	DD 2B	2	2	10

ジャンプ命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
JP mn	PC←mn	-	-	-	-	-	-	11 000 011 --- n --- --- m ---	C3	3	3	10	cc 条件 000 NZ non zero 001 Z zero 010 NC non carry 011 C carry 100 PO parity odd 101 PE parity even 110 P sign positive 111 M sign negative
JP cc,mn	条件がccなら PC←mn そうでなければ何もしない	-	-	-	-	-	-	11 cc 010 --- n --- --- m ---		3	3	10
JR e	PC←PC+e	-	-	-	-	-	-	00 011 000 -- e-2 --	18	2	3	12	cr 条件 00 NZ non zero 01 Z zero 10 NC non carry 11 C carry
JR cr,e	条件がcrなら PC←PC+e そうでなければ何もしない	-	-	-	-	-	-	00 1cr 000 -- e-2 --		2	3 True	12
JR cr,e	条件がcrなら PC←PC+e そうでなければ何もしない	-	-	-	-	-	-	00 1cr 000 -- e-2 --		2	2 False	7
JP (HL)	PC←HL	-	-	-	-	-	-	11 101 001	E9	1	1	4
JP (IX)	PC←IX	-	-	-	-	-	-	11 011 101 11 101 001	DD E9	2	2	8
DJNZ e	B←B-1 B≠0なら PC←PC+e そうでなければ何もしない	-	-	-	-	-	-	00 010 000 -- e-2 --	10	2	3 B≠0	13
DJNZ e	B←B-1 B≠0なら PC←PC+e そうでなければ何もしない	-	-	-	-	-	-	00 010 000 -- e-2 --	10	2	2 B=0	8

e 相対アドレッシングモードにおける変位値(符号付き2の補数-128～+127)
e-2 eの実効変位値(オペランド即値)

コール命令/リターン命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
CALL mn	(SP-1)←PCH (SP-2)←PCL SP←SP-2 PC←mn	-	-	-	-	-	-	11 001 101 --- n --- --- m ---	CD	3	5	17	cc 条件 000 NZ non zero 001 Z zero 010 NC non carry 011 C carry 100 PO parity odd 101 PE parity even 110 P sign positive 111 M sign negative
CALL cc,mn	条件がccなら CALL mnに同じそうでなければ何もしない	-	-	-	-	-	-	11 cc 100 --- n --- --- m ---		3	5 True	17
CALL cc,mn	条件がccなら CALL mnに同じそうでなければ何もしない	-	-	-	-	-	-	11 cc 100 --- n --- --- m ---		3	3 False	10
RET	PCL←(SP) PCH←(SP+1) SP←SP+2	-	-	-	-	-	-	11 001 001	C9	1	3	10
RET cc	条件がccなら RETに同じそうでなければ何もしない	-	-	-	-	-	-	11 cc 000		1	3 True	11
RET cc	条件がccなら RETに同じそうでなければ何もしない	-	-	-	-	-	-	11 cc 000		1	1 False	5
RETI	割り込み処理からのRET	-	-	-	-	-	-	11 101 101 01 001 101	ED 4D	2	4	14
RETN	マスク不可割り込み処理からのRET	-	-	-	-	-	-	11 101 101 01 000 101	ED 45	2	4	14
RST p	(SP-1)←PCH (SP-2)←PCL SP←SP-2 PCH←0 PCL←p	-	-	-	-	-	-	11 t 111		1	3	11	t=p÷8

入出力命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
IN A,n IN A,(n)	A←(n)	-	-	-	-	-	-	11 011 011 --- n ---	DB	2	3	11	nがAB0～AB7 AccがAB8～AB15	r Reg. 000 B 001 C 010 D 011 E 100 H 101 L 111 A
IN r,(C)	r←(BC)p	#	#	#	P	0	-	11 101 101 01 r 000	ED	2	3	12	CがAB0～AB7 BがAB8～AB15
INI	(HL)m←(BC)p HL←HL+1 B←B-1	#	*1	?	?	1	?	11 101 101 10 100 010	ED A2	2	4	16
INIR	INI命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 110 010	ED B2	2	5 B≠0	21
INIR	INI命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 110 010	ED B2	2	4 B=0	16
IND	(HL)m←(BC)p HL←HL-1 B←B-1	#	*1	?	?	1	?	11 101 101 10 101 010	ED AA	2	4	16
INDR	IND命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 111 010	ED BA	2	5 B≠0	21
INDR	IND命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 111 010	ED BA	2	4 B=0	16
OUT n,A OUT (n),A	(n)←A	-	-	-	-	-	-	11 010 011 --- n ---	D3	2	3	11	nがAB0～AB7 AccがAB8～AB15
OUT (C),r	(BC)p←r	-	-	-	-	-	-	11 101 101 01 r 001	ED	2	3	12	CがAB0～AB7 BがAB8～AB15
OUTI	(BC)p←(HL)m HL←HL+1 B←B-1	#	*1	?	?	1	?	11 101 101 10 100 011	ED A3	2	4	16
OTIR	OUTI命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 110 011	ED B3	2	5 B≠0	21
OTIR	OUTI命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 110 011	ED B3	2	4 B=0	16
OUTD	(BC)p←(HL)m HL←HL-1 B←B-1	#	*1	?	?	1	?	11 101 101 10 101 011	ED AB	2	4	16
OTDR	OUTD命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 111 011	ED BB	2	5 B≠0	21
OTDR	OUTD命令を B=0まで繰り返し	0	1	?	?	1	?	11 101 101 10 111 011	ED BB	2	4 B=0	16

(**)mはメモリアドレス、(**)pはI/Oアドレスを表わす。
*1 Bレジスタ=0なら1

CPU制御命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
NOP	No OPeration	-	-	-	-	-	-	00 000 000	00	1	1	4
HALT	CPU halted	-	-	-	-	-	-	01 110 110	76	1	1	4	NOPの無限ループ
DI	IFF←0	-	-	-	-	-	-	11 110 011	F3	1	1	4
EI	IFF←1	-	-	-	-	-	-	11 111 011	FB	1	1	4
IM 0	割り込みモード設定	-	-	-	-	-	-	11 101 101 01 000 110	ED 46	2	2	8	IMFa←0 IMFb←0
IM 1		-	-	-	-	-	-	11 101 101 01 010 110	ED 56	2	2	8	IMFa←1 IMFb←0
IM 2		-	-	-	-	-	-	11 101 101 01 011 110	ED 5E	2	2	8	IMFa←1 IMFb←1

アキュムレータ操作命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
DAA	パックト10進加減算の結果補正	#	#	#	P	-	#	00 100 111	27	1	1	4	Decimal Adjust Accumulator
CPL	A←not A Aの1の補数をとる	-	-	1	-	1	-	00 101 111	2F	1	1	4	ComPLement accumulator
NEG	A←0-A Aの2の補数をとる	#	#	#	V	1	#	11 101 101 01 000 100	ED 44	2	2	8	NEGate accumulator
CCF	cf←not cf	-	-	?	-	0	#	00 111 111	3F	1	1	4	Complement Carry Flag
SCF	cf←1	-	-	0	-	0	1	00 110 111	37	1	1	4	Set Carry Flag

エクスチェンジ命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
EX DE,HL	DE←→HL	-	-	-	-	-	-	11 101 011	EB	1	1	4
EX AF,AF'	AF←→AF'	#	#	#	#	#	#	00 001 000	08	1	1	4	裏レジスタ
EXX	BC←→BC' DE←→DE' HL←→HL'	-	-	-	-	-	-	11 011 001	D9	1	1	4	裏レジスタ
EX (SP),HL	H←→(SP-1) L←→(SP)	-	-	-	-	-	-	11 100 011	E3	1	5	19
EX (SP),IX	IXH←→(SP-1) IXL←→(SP)	-	-	-	-	-	-	11 011 101 11 100 011	DD E3	2	6	23

ブロック転送命令/ブロックサーチ命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
		Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex
LDI	(DE)←(HL) HL←HL+1 DE←DE+1 BC←BC-1	-	-	0	*1	0	-	11 101 101 10 100 000	ED A0	2	4	16
LDIR	LDI命令を BC=0まで繰り返し	-	-	0	0	0	-	11 101 101 10 110 000	ED B0	2	5	21	BC≠0
											4	16	BC=0
LDD	(DE)←(HL) HL←HL-1 DE←DE-1 BC←BC-1	-	-	0	*1	0	-	11 101 101 10 101 000	ED A8	2	4	16
LDDR	LDD命令を BC=0まで繰り返し	-	-	0	0	0	-	11 101 101 10 111 000	ED B8	2	5	21	BC≠0
											4	16	BC=0
CPI	A-(HL) HL←HL+1 BC←BC-1	#	*2	#	*1	1	-	11 101 101 10 100 001	ED A1	2	4	16
CPIR	CPI命令をA=(HL)または BC=0まで繰り返し	#	*2	#	*1	1	-	11 101 101 10 110 001	ED B1	2	5	21	BC≠0かつ A≠(HL)
											4	16	BC=0または A=(HL)
CPD	A-(HL) HL←HL-1 BC←BC-1	#	*2	#	*1	1	-	11 101 101 10 101 001	ED A9	2	4	16
CPDR	CPD命令をA=(HL)または BC=0まで繰り返し	#	*2	#	*1	1	-	11 101 101 10 111 001	ED B9	2	5	21	BC≠0かつ A≠(HL)
											4	16	BC=0または A=(HL)

*1 BCレジスタ=0なら0
*2 A=(HL)なら1

ビット操作命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
BIT b,r	zf←not rb	#	#	1	#	0	-	11 001 011 01 b r	CB	2	2	8	r Reg. 000 B　001 C 010 D　011 E 100 H　101 L 111 A 　 b Bit tested 000 0 \| \| 111 7
BIT b,(HL)	zf←not (HL)b	#	#	1	#	0	-	11 001 011 01 b 110	CB	2	3	12
BIT b,(IX+d)	zf←not (IX+d)b	#	#	1	#	0	-	11 011 101 11 001 011 --- d --- 01 b 110	DD CB	4	5	20
SET b,r	rb←1	-	-	-	-	-	-	11 001 011 11 b r	CB	2	2	8
SET b,(HL)	(HL)b←1	-	-	-	-	-	-	11 001 011 11 b 110	CB	2	4	15
SET b,(IX+d)	(IX+d)b←1	-	-	-	-	-	-	11 011 101 11 001 011 --- d --- 11 b 110	DD CB	4	6	23
RES b,s	sb←0	-	-	-	-	-	-	10 * *					RES命令はSET命令と同様の繰り返し s=r,(HL),(IX+d),(IY+d)

ローテイト・シフト命令

ニーモニック

オペレーション

フラグ

OPコード

バイト

マシン
サイクル

ステート

Ｓ

Ｚ

Ｈ

Ｐ

Ｎ

Ｃ

76 543 210

Hex

RLCA

A5…2

↓

A4…1

00 000 111

Rotate Left Circular
Accumulator

RRCA

A5…2

↓

A6…3

00 001 111

Rotate Right Circular
Accumulator

RLA

A5…2

↓

A4…1

00 010 111

Rotate Left
Accumulator

RRA

A5…2

↓

A6…3

00 011 111

Rotate Right
Accumulator

RLC r

r,(HL),(IX+d)

s5…2

↓

s4…1

11 001 011
00 000 r

r Reg.
000 B　001 C
010 D　011 E
100 H　101 L
111 A

RLC (HL)

11 001 011
00 000 110

RLC (IX+d)

11 011 101
11 001 011
--- d ---
00 000 110

DD
CB
　
　

RRC s

r,(HL),(IX+d)

s5…2

↓

s6…3

** 001 ***

RLC s命令と同様の
繰り返し
s=r,(HL),(IX+d),(IY+d)

RL s

r,(HL),(IX+d)

s5…2

↓

s4…1

** 010 ***

RR s

r,(HL),(IX+d)

s5…2

↓

s6…3

** 011 ***

SLA s

r,(HL),(IX+d)

s5…2

↓

s4…1

** 100 ***

SRA s

r,(HL),(IX+d)

s5…2

↓

s6…3

** 101 ***

SRL s

r,(HL),(IX+d)

s5…2

↓

s6…3

** 111 ***

RRD

A7…4

A3…0

(HL)

(HL)7…4

(HL)3…0

↓

A7…4

(HL)3…0

A3…0

(HL)7…4

11 101 101
01 100 111

ED
67

4ビット(ニブル)シフト
フラグはAレジスタ対象

RLD

A7…4

A3…0

(HL)

(HL)7…4

(HL)3…0

↓

A7…4

(HL)7…4

(HL)3…0

A3…0

11 101 101
01 101 111

ED
6F

μＰＤ７８０余多話に戻る

2.未定義命令
　μPD780の未定義命令のうち、おもにIX(IY)レジスタの上位8ビット(IXHまたはIYH)もしくは下位8ビット(IXLまたはIYL)を直接アクセスする命令は、想定通りの動作をするものの、その動作は保証されていない。

8ビットロード命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
LD t,u	t←u	-	-	-	-	-	-	11 011 101 01 t u	DD	2	2	8	t Reg.　u Reg. 000 B　100 IXH 001 C　101 IXL 010 D 011 E 100 IXH 101 IXL 111 A
LD u,t	u←t	-	-	-	-	-	-	11 011 101 01 u t	DD	2	2	8
LD u,n	t←n	-	-	-	-	-	-	11 011 101 00 t 110 --- n ---	DD	3	3	11

16ビットロード命令

ニーモニック

オペレーション

フラグ

OPコード

バイト

マシン
サイクル

ステート

Ｓ

Ｚ

Ｈ

Ｐ

Ｎ

Ｃ

76 543 210

Hex

LD (mn),HL

(mn+1)←rpH
(mn)←rpL

11 101 101
01 100 011
--- n ---
--- m ---

ED
63
　
　

rp Pair Reg.
00 BC
01 DE
10 HL
11 SP

LD HL,(mn)

rpH←(mn+1)
rpL←(mn)

11 101 101
01 101 011
--- n ---
--- m ---

ED
6B
　
　

8ビット算術論理演算命令

ニーモニック

オペレーション

フラグ

OPコード

バイト

マシン
サイクル

ステート

Ｓ

Ｚ

Ｈ

Ｐ

Ｎ

Ｃ

76 543 210

Hex

ADD A,u

A←A+u

11 011 101
10 000 u

u Reg.
100 IXH
101 IXL

ADC A,u

A←A+u+cf

11 011 101
10 001 u

SUB u

A←A-u

11 011 101
10 010 u

SBC A,u

A←A-u-cf

11 011 101
10 011 u

AND u

A←A and u

11 011 101
10 100 u

OR u

A←A or u

11 011 101
10 101 u

XOR u

A←A xor u

11 011 101
10 110 u

CP u

A-u

11 011 101
10 111 u

INC u

u←u+1

11 011 101
00 u 100

DEC u

u←u-1

11 011 101
00 u 101

ロードローテイト・ロードシフト命令

ニーモニック

オペレーション

フラグ

OPコード

バイト

マシン
サイクル

ステート

Ｓ

Ｚ

Ｈ

Ｐ

Ｎ

Ｃ

76 543 210

Hex

SLL r

r,(HL),(IX+d)

s5…2

↓

s4…1

11 001 011
00 110 r

r Reg.
000 B　001 C
010 D　011 E
100 H　101 L
111 A

SLL (HL)

11 001 011
00 110 110

CB
36

SLL (IX+d)

11 011 101
11 001 011
--- d ---
00 110 110

DD
CB
　
36

LD r,RLC(IX+d)

RLC (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 000 r

DD
CB

(6)

(23)

LD r,RRC(IX+d)

RRC (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 001 r

DD
CB

(6)

(23)

LD r,RL(IX+d)

RL (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 010 r

DD
CB

(6)

(23)

LD r,RR(IX+d)

RR (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 011 r

DD
CB

(6)

(23)

LD r,SLA(IX+d)

SLA (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 100 r

DD
CB

(6)

(23)

LD r,SRA(IX+d)

SRA (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 101 r

DD
CB

(6)

(23)

LD r,SLL(IX+d)

SLL (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 110 r

DD
CB

(6)

(23)

LD r,SRL(IX+d)

SRL (IX+d)
r←(IX+d)

11 011 101
11 001 011
--- d ---
00 111 r

DD
CB

(6)

(23)

ロードビット操作命令

ニーモニック	オペレーション	フラグ						OPコード		バイト	マシンサイクル	ステート	コメント
ニーモニック	オペレーション	Ｓ	Ｚ	Ｈ	Ｐ	Ｎ	Ｃ	76 543 210	Hex	バイト	マシンサイクル	ステート	コメント
BIT b,(IX+d)	zf←not (IX+d)b	#	#	1	#	0	-	11 011 101 11 001 011 --- d --- 01 b ***	DD CB	4	(5)	(20)	r Reg. 000 B　001 C 010 D　011 E 100 H　101 L 111 A 　 b Bit tested 000 0 \| \| 111 7
LD r,SET b,(IX+d)	(IX+d)b←1 r←(IX+d)	-	-	-	-	-	-	11 011 101 11 001 011 --- d --- 11 b r	DD CB	4	(6)	(23)
LD r,RES b,(IX+d)	(IX+d)b←0 r←(IX+d)	-	-	-	-	-	-	11 011 101 11 001 011 --- d --- 10 b r	DD CB	4	(6)	(23)

入出力命令

ニーモニック

オペレーション

フラグ

OPコード

バイト

マシン
サイクル

ステート

Ｓ

Ｚ

Ｈ

Ｐ

Ｎ

Ｃ

76 543 210

Hex

IN (HL),(C)

(BC)pポート入力値を
フラグにのみ反映

11 101 101
01 110 000

ED
70

IN (HL),(C)はR800ではIN F,(C)として
Z280ではTSTI (C)として定義
　
CがAB0～AB7
BがAB8～AB15

OUT (C),(HL)

(BC)p←0

11 101 101
01 110 001

ED
71

μＰＤ７８０余多話に戻る

[PR]お腹周りの脂肪が気になる方に:腹巻きﾀﾞｲｴｯﾄ商品をご紹介！